XC6SLX9-2TQG144I 除了工藝先進(jìn)、可編程、高性能之外，eFPGA IP在成本上可以低至相當(dāng)于獨(dú)立FPGA芯片的10%。對(duì)于芯片設(shè)計(jì)企業(yè)來說，購買Achronix的eFPGA IP授權(quán)合作模式，類似于購買Arm內(nèi)核授權(quán)，這可以大大縮短為SoC或ASIC設(shè)計(jì)開發(fā)可編程邏輯陣列的時(shí)間，并提高芯片的性能和延長其生命周期。相對(duì)于獨(dú)立FPGA芯片，eFPGA的成本大幅降低，功耗也顯著減少，還可以利用優(yōu)化的內(nèi)部連接和布局來提高性能。

此外，這種模式更適合客戶在新興市場上逐漸擴(kuò)大自己的規(guī)模，可以在保持高性能和高性價(jià)比的同時(shí)，維持創(chuàng)新性。郭道正還表示，所有在Achronix FPGA上開發(fā)的IP都可以復(fù)用，從而最大化利用現(xiàn)有開發(fā)成果，提高經(jīng)濟(jì)效益和靈活性，避免標(biāo)準(zhǔn)演進(jìn)、算法更新和市場變化導(dǎo)致重新研發(fā)的困境。

XC6SLX9-2TQG144I eFPGA IP另一個(gè)優(yōu)點(diǎn)是支持chiplet。以Fraunhofer研究所為例，目前就在新項(xiàng)目中充分利用Achronix的Speedcore? eFPGA IP。這個(gè)項(xiàng)目主要是高速ADC與Achronix的eFPGA IP連接，用于雷達(dá)以及無線和光通信中的預(yù)處理。相關(guān)多芯片系統(tǒng)解決方案將由多個(gè)chiplet組成，用于探索芯片間的事務(wù)層互連技術(shù)，如束線（BoW）模式和通用chiplet高速互連協(xié)議UCIe。這些chiplet相比傳統(tǒng)通過印刷電路板連接的分立器件，具有更低的延遲、更高的帶寬和更低的成本。

XC6SLX9-2TQG144I 隨著AI大模型的爆發(fā)與普及，ASIC的開發(fā)可能因芯片架構(gòu)的迅速變化而面臨研發(fā)成果過時(shí)的風(fēng)險(xiǎn)，這要求設(shè)計(jì)者考慮更靈活、能適應(yīng)未來變化的解決方案。隨著模型的不斷增長，僅靠CPU運(yùn)行不再具備成本、功耗或延遲的優(yōu)勢(shì)。因此，使用如GPU或FPGA這類加速器成為了一種趨勢(shì)，它們可以顯著提高計(jì)算能效，大幅降低系統(tǒng)延遲，并在更小的規(guī)模上實(shí)現(xiàn)更高水平的計(jì)算。當(dāng)系統(tǒng)規(guī)模擴(kuò)展到需要超過8個(gè)處理器時(shí)（例如GPT-3的訓(xùn)練需要使用10,000個(gè)GPU），使用FPGA執(zhí)行大型語言模型在吞吐量和延遲方面勝過GPU。如果模型可以使用INT8精度，則Achronix FPGA在性能上具有更大的優(yōu)勢(shì)，尤其是在GPT-20B等大型模型上。使用FPGA的優(yōu)勢(shì)還包括較短的交付時(shí)間、更多的用戶支持，并且成本通常低于GPU。

XC6SLX9-2TQG144I 事實(shí)上，目前FPGA在計(jì)算成本上已經(jīng)低于Nvidia的A100 GPU芯片，并且除了計(jì)算能力，F(xiàn)PGA還支持高速互聯(lián)，為不同廠商的計(jì)算提供互聯(lián)優(yōu)勢(shì)。這使得FPGA在人工智能推理應(yīng)用中表現(xiàn)出巨大優(yōu)勢(shì)。

近年來，F(xiàn)PGA芯片的主要市場從通信基礎(chǔ)設(shè)備逐漸轉(zhuǎn)移到數(shù)據(jù)中心，并增加了人工智能應(yīng)用。AI大模型的演進(jìn)也對(duì)硬件設(shè)計(jì)提出挑戰(zhàn)。例如，GPT 4.5 turbo展示了模型的快速發(fā)展，顛覆現(xiàn)有技術(shù)。這要求芯片設(shè)計(jì)者考慮未來的可能變化，不僅僅是當(dāng)前需求。例如，目前大多數(shù)AI框架基于Transformer模型，但未來可能出現(xiàn)新的模型和架構(gòu)，要求芯片設(shè)計(jì)具有前瞻性和靈活性。Achronix的高性能FPGA產(chǎn)品正是滿足上述性能高、數(shù)據(jù)帶寬稿和算法變化快的市場需求，如Speedster7t系列，在大模型推理方面的性能甚至超過了一些知名的GPU芯片。

XC6SLX9-2TQG144I  詳細(xì)參數(shù)

參數(shù)名稱 參數(shù)值
是否無鉛 不含鉛 不含鉛
是否Rohs認(rèn)證 符合 符合
生命周期 Transferred
Objectid 1733234093
零件包裝代碼 QFP
包裝說明 20 X 20 MM, 0.50 MM PITCH, LEAD FREE, TQFP-144
針數(shù) 144
Reach Compliance Code compliant
Country Of Origin Taiwan
ECCN代碼 EAR99
HTS代碼 8542.39.00.01
風(fēng)險(xiǎn)等級(jí) 1.98
Samacsys Description IC FPGA 102 I/O 144TQFP
Samacsys Manufacturer XILINX
Samacsys Modified On 2023-03-07 16:10:32
YTEOL 7.6
最大時(shí)鐘頻率 667 MHz
CLB-Max的組合延遲 0.26 ns
JESD-30 代碼 S-PQFP-G144
JESD-609代碼 e3
長度 20 mm
濕度敏感等級(jí) 3
可配置邏輯塊數(shù)量 715
輸入次數(shù) 102
邏輯單元數(shù)量 9152
輸出次數(shù) 102
端子數(shù)量 144
最高工作溫度 100 °C
最低工作溫度 -40 °C
組織 715 CLBS
封裝主體材料 PLASTIC/EPOXY
封裝代碼 LFQFP
封裝等效代碼 QFP144,.87SQ,20
封裝形狀 SQUARE
封裝形式 FLATPACK, LOW PROFILE, FINE PITCH
峰值回流溫度（攝氏度） 260
可編程邏輯類型 FIELD PROGRAMMABLE GATE ARRAY
認(rèn)證狀態(tài) Not Qualified
座面最大高度 1.6 mm
最大供電電壓 1.26 V
最小供電電壓 1.14 V
標(biāo)稱供電電壓 1.2 V
表面貼裝 YES
技術(shù) CMOS
溫度等級(jí) INDUSTRIAL
端子面層 MATTE TIN
端子形式 GULL WING
端子節(jié)距 0.5 mm
端子位置 QUAD
處于峰值回流溫度下的最長時(shí)間 30
寬度20 mm

參數(shù)名稱 參數(shù)值
是否無鉛 不含鉛 不含鉛
是否Rohs認(rèn)證 符合 符合
生命周期 Transferred
Objectid 1733234093
零件包裝代碼 QFP
包裝說明 20 X 20 MM, 0.50 MM PITCH, LEAD FREE, TQFP-144
針數(shù) 144
Reach Compliance Code compliant
Country Of Origin Taiwan
ECCN代碼 EAR99
HTS代碼 8542.39.00.01
風(fēng)險(xiǎn)等級(jí) 1.98
Samacsys Description IC FPGA 102 I/O 144TQFP
Samacsys Manufacturer XILINX
Samacsys Modified On 2023-03-07 16:10:32
YTEOL 7.6
最大時(shí)鐘頻率 667 MHz
CLB-Max的組合延遲 0.26 ns
JESD-30 代碼 S-PQFP-G144
JESD-609代碼 e3
長度 20 mm
濕度敏感等級(jí) 3
可配置邏輯塊數(shù)量 715
輸入次數(shù) 102
邏輯單元數(shù)量 9152
輸出次數(shù) 102
端子數(shù)量 144
最高工作溫度 100 °C
最低工作溫度 -40 °C
組織 715 CLBS
封裝主體材料 PLASTIC/EPOXY
封裝代碼 LFQFP
封裝等效代碼 QFP144,.87SQ,20
封裝形狀 SQUARE
封裝形式 FLATPACK, LOW PROFILE, FINE PITCH
峰值回流溫度（攝氏度） 260
可編程邏輯類型 FIELD PROGRAMMABLE GATE ARRAY
認(rèn)證狀態(tài) Not Qualified
座面最大高度 1.6 mm
最大供電電壓 1.26 V
最小供電電壓 1.14 V
標(biāo)稱供電電壓 1.2 V
表面貼裝 YES
技術(shù) CMOS
溫度等級(jí) INDUSTRIAL
端子面層 MATTE TIN
端子形式 GULL WING
端子節(jié)距 0.5 mm
端子位置 QUAD
處于峰值回流溫度下的最長時(shí)間 30
寬度20 mm

XC6SLX9-2TQG144I  據(jù)了解，eFPGA IP的競爭對(duì)手并非傳統(tǒng)的FPGA芯片制造商，也不直接與CPU或其他處理器IP形成競爭關(guān)系。相反，eFPGA在芯片設(shè)計(jì)中充當(dāng)可編程和可升級(jí)的硬件加速器，其優(yōu)勢(shì)在于能夠提供高效的并行處理和低延遲，這些特性是CPU無法或者難以實(shí)現(xiàn)的。因此，eFPGA的引入更多地是取決于向客戶展示其在整體芯片設(shè)計(jì)中的價(jià)值。此外，隨著技術(shù)發(fā)展，特別是chiplet技術(shù)的廣泛應(yīng)用，Achronix也在支持客戶基于eFPGA做chiplet組件的模式，以實(shí)現(xiàn)創(chuàng)新。

據(jù)介紹，目前Achronix針對(duì)中國市場的eFPGA業(yè)務(wù)也在積極展開，盡管市場每年都在增長，但仍處于早期階段。郭道正表示，Achronix全球所有客戶嵌入eFPGA的芯片產(chǎn)品的出貨量在前年超過了1500萬個(gè)，雖然與通用處理器IP的出貨量相比不算多，但對(duì)于行業(yè)來說已是不小的數(shù)據(jù)。